重庆大学2018年计算机组成原理 ( 第2次 )答案

张老师

第2次作业
一、单项选择题（本大题共40分，共 20 小题，每小题 2 分）
1.
IEEE754标准规定的32位浮点数格式中，符号位为1位，阶码为8位，尾数为23位，则它能表示的最大规格化正数为：( )。
A. （2－2-23）×2+127
B. （1－2-23）×2+127
C. （2－2-23）×2+255
D. 2+127－2-23
2.
MIPS32指令系统描述正确的是（ ）。
A. MIPS指令可一次性取出32位的立即数
B. 其条件跳转指令跳转的范围大约为指令前后约1M字节
C. 其无条件跳转指令的跳转范围为指令前后范围的4GB字节
D. 其指令的长度为固定长度，均为32位长度的指令
3.
输入输出指令的功能是（ ）。
A. 进行算术运算和逻辑运算
B. 进行主存与CPU之间的数据传送
C. 进行CPU和I/O设备之间的数据传送
D. 改变程序执行的顺序
4.
下列（ ）属于应用软件。
A.
操作系统
B.
编译系统
C.
连接程序
D.
文本处理
5.
在cache存储器系统中，当程序正在执行时，由（ ）完成地址变换。
A. 程序员
B. 硬件
C. 硬件和软件
D. 操作系统
6.
IEEE754标准规定的32位浮点数格式中，符号位为1位，阶码为8位，尾数为23位，则它能表示的最大规格化正数为（ ）。
A. （2－2-23）×2+127
B. （1－2-23）×2+127
C. （2－2-23）×2+255
D. 2+127－2-23
7.
在下面描述的RISC指令系统基本概念中不正确的表述是（ ）。
A. 选取使用频率低的一些复杂指令，指令条数多。
B. 指令长度固定
C. 指令格式种类多
D.
只有取数/存数指令访问存储器
8.
某型计算机系统的微处理器的主频为100MHZ ，四个时钟周期组成一个机器周期，平均三个机器周期完成一条指令，则它的机器周期为 ( )ns 。
A. 40
B. 50
C. 80
D. 100
9.
系统级的总线是用来连接（ ）。
A. CPU 内部的运算器和寄存器
B. 主机系统板上的所有部件
C. 主机系统板上的各个芯片
D. 系统中的各个功能模块或设备
10.
MIPS32指令系统描述正确的是（ ）。
A.
MIPS指令可一次性取出32位的立即数
B. 其条件跳转指令跳转的范围大约为指令前后约1M字节
C. 其无条件跳转指令的跳转范围为指令前后范围的4GB字节
D. 其指令的长度为固定长度，均为32位长度的指令
11.
下列命令组合情况中，一次访存过程中，不可能发生的是（ ）。
A.
TLB未命中，Cache未命中，Page未命中
B. TLB未命中，Cache命中，Page命中
C.
TLB命中，Cache未命中，Page命中
D. TLB命中，Cache命中，Page未命中
12.
在MIPS中跳转和跳转链接指令的地址范围(M=1024 K)是多大？（ ）
A. 地址在0-64M-1之问
B. 地址在0-256M-1之间
C. 由PC提供高4位地址的256M大小的块中任意地址
D. 分支前后地址范围各大约128M
13.
下列陈述中正确的是（ ）。
A. 在DMA周期内，CPU不能执行程序
B. 中断发生时，CPU首先执行入栈指令将程序计数器内容保护起来
C. DMA传送方式中，DMA控制器每传送一个数据就窃取一个指令周期
D. 输入输出操作的最终目的是要实现CPU与外设之间的数据传输
14.
设寄存器$s0=0xffffffff, $s1=0x00000001，指令slt $t0，$s0，$s1和sltu $t0，$s0，$s1执行以后，寄存器$t0和$t1的值分别是( )。
A. 0,0
B. 0,1
C. 1,0
D. 1,1
15.
某机器字长 16 位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第一字节为操作码字段，第二字节为相对位移量字段。假定取指令时，每取一个字节 PC 自动加 1。若某转移指令所在主存地址为 2000H，相对位移量字段的内容为 06H，则该转移指令成功转以后的目标地址是（）。
A. 2006H
B. 2007H
C.
2008H
D. 2009H
16.
下列命令组合情况中，一次访存过程中，不可能发生的是( )。
A.
TLB未命中，Cache未命中，Page未命中
B. TLB未命中，Cache命中，Page命中
C. TLB命中，Cache未命中，Page命中
D. TLB命中，Cache命中，Page未命中
17.
下面对计算机总线的描述中,确切完备的概念是（ ）。
A. 地址信息、数据信息不能同时出现
B. 地址信息与控制信息不能同时出现
C. 数据信息与控制信息不能同时出现
D. 两种信息源的代码不能在总线中同时传送
18.
某 32 位计算机的 cache 容量为 16KB，cache 块的大小为 16B，若主存与 cache 的地址映射采用直接映射方式，则主存地址为 1234E8F8（十六进制）的单元装入的 cache 地址为( )。
A. 00 0100 0100 1101 (二进制)
B. 01 0010 0011 0100 (二进制)
C. 10 1000 1111 1000 (二进制)
D. 11 0100 1110 1000 (二进制)
19.
设寄存器$s0=0xffffffff, $s1=0x00000001，指令slt $t0，$s0，$s1和sltu $t0，$s0，$s1执行以后，寄存器$t0和$t1的值分别是( )。
A. 0,0
B. 0,1
C. 1,0
D. 1，1
20. MIPS中条件分支的地址范围（ ）。
A. 地址范围0--64K-1
B. 地址范围0--256K-1
C. 分支前后地址范围各大约32K
D. 分支前后地址范围各大约128K
二、判断题（本大题共60分，共 20 小题，每小题 3 分）
1.
DMA控制器和CPU可同时使用总线。
2.
跳转指令的目标地址由当前的PC+4的高4位与跳转指令的低26位左移2位后相加而成。
3.
DMA设备的中断级别比其他外设高，否则可能引起数据丢失。
4. 浮点加法符合结合律。
5.
I/O设备是处于主机之外的输入/输出设备，所以应为外围设备分配独立的设备码而不能与主存单元统一进行编址。
6.
舍人方法有很多种，最简单的是四舍五入。
7.
更强大的指令意味着更高的性能。
8.
程序中断与调用子程序于一样，都是程序的切换过程，没有任何区别。
9.
在微程序控制方式中，每一条机器指令用一条微指令解释执行。
10.
取指令操作受指令操作码控制。
11.
具有越低失效率的计算机系统性能越高。
12.
没有减少强制缺失的方法。
13.
在虚拟存储器中，当程序正在执行时，由操作系统完成地址映射。
14.
微程序控制控制方式与硬布线控制方式相比， 最大的优点是提高了指令的执行速度。
15.
在一条微指令中，顺序控制部分的作用是产生后继微指令的地址。
16.
一条机器指令由一段微指令编成的微程序来解释执行。
17.
微程序控制控制方式与硬布线控制方式相比， 最大的优点是提高了指令的执行速度。
18.
在减少缺失方面，关联度比容量更为重要。
19.
写回机制的实现也比写直达要简单得多。
20.
MIPS是测量计算机性能的一致性指标。
答案：
一、单项选择题（40分，共 20 题，每小题 2 分）
1. A 2. C 3. C 4. D 5. B 6. A 7. A 8. A 9. D 10. C 11. D 12. C 13. D 14. C 15. C 16. D 17. D 18. C 19. C 20. C
二、判断题（60分，共 20 题，每小题 3 分）
1. × 2. × 3. √ 4. × 5. × 6. × 7. × 8. × 9. × 10. × 11. × 12. × 13. √ 14. × 15. √ 16. √ 17. × 18. × 19. × 20. ×