华师17秋《数字逻辑》在线作业
华师《数字逻辑》在线作业一、单选题:【40道,总分:40分】
1.同步时序电路设计中，状态编码采用相邻编码法的目的是( ) (满分:1)
A. 减少电路中的触发器 B. 提高电路速度
C. 提高电路可靠性 D. 减少电路中的逻辑门
2.用ROM实现四位二进制码到四位循环码的转换，要求存储器的容量为( )。 (满分:1)
A. 8
B. 16
C. 32
D. 64
3.题面见图片： (满分:1)
A. A
B. B
C. C
D. D
4.题面见图片： (满分:1)
A. A
B. B
C. C
D. D
5.设计一个五位二进制码的奇偶位发生器，需要( )个异或门 (满分:1)
A. 2
B. 3
C. 4
D. 5
6.题面见图片： (满分:1)
A. A
B. B
C. C
D. D
7.和二进制数(1100110111.001)等值的十六进制数学是( )。 (满分:1)
A. 337.2
B. 637.2
C. 1467.1
D. c37.4
8.电平异步时序逻辑电路不允许两个或两个以上输入信号( ) (满分:1)
A. 同时为0
B. 同时为1
C. 同时改变
D. 同时出现
9.题面见图片： (满分:1)
A. A
B. B
C. C
D. D
10.完全确定原始状态表中的五个状态A、B、C、D、E，若有等效对A和B，B和D，C和E，则最简状态表中只含( )个状态 (满分:1)
A. 2
B. 3
C. 1
D. 4
11.一片四位二进制译码器，它的输出函数有( ) (满分:1)
A. 1个
B. 8个
C. 10个
D. 16个
12.十进制数555的余3码为( ) (满分:1)
A. 101101101
B. 010101010101
C. 100010001000
D. 010101011000
13.相同计数模的异步计数器和同步计数器相比，一般情况下( ) (满分:1)
A. 驱动方程简单
B. 使用触发器的个数少
C. 工作速度快
D. 以上说法都不对
14.用PLA进行逻辑设计时，应将逻辑函数表达式变换成( ) (满分:1)
A. 异或表达式
B. 与非表达式
C. 最简“与—或”表达式
D. 标准“或—与”表达式
15.构造一个模10同步计数器，需要( )触发器 (满分:1)
A. 3个
B. 4个
C. 5个
D. 10个
16.题面见图片： (满分:1)
A. A
B. B
C. C
D. D
17.是8421BCD码的是( ) (满分:1)
A. 1010
B. 0101
C. 1100
D. 1111
18.题面见图片： (满分:1)
A. A
B. B
C. C
D. D
19.主从触发器的触发方式是( ) (满分:1)
A. CP=1
B. CP上升沿
C. CP下降沿
D. 分两次处理
20.八路数据选择器应有( )个选择控制器 (满分:1)
A. 2
B. 3
C. 6
D. 8
21.题面见图片： (满分:1)
A. A
B. B
C. C
D. D
22.Moore和Mealy型时序电路的本质区别是( ) (满分:1)
A. 没有输入变量
B. 当时的输出只和当时电路的状态有关，和当时的输入无关
C. 没有输出变量
D. 当时的输出只和当时的输入有关，和当时的电路状态无关
23.下列触发器中，( )不可作为同步时序逻辑电路的存储元件。 (满分:1)
A. 基本R-S触发器
B. D触发器
C. J-K触发器
D. T触发器
24.一个T触发器，在T=1时，来一个时钟脉冲后，则触发器( )。 (满分:1)
A. 保持原态
B. 置0
C. 置1
D. 翻转
25.余3码10001000对应2421码为( ) (满分:1)
A. 01010101
B. 10000101
C. 10111011
D. 11101011
26.设计一个8421码加1计数器，至少需要( )触发器 (满分:1)
A. 3个
B. 4个
C. 6个
D. 10个
27.TTL与非门的多余脚悬空等效于( )。 (满分:1)
A. １
B. ０
C. Ｖcc
D. Vee
28.题面见图片： (满分:1)
A. A
B. B
C. C
29.组合型PLA是由( )构成 (满分:1)
A. 与门阵列和或门阵列
B. 一个计数器
C. 一个或阵列
D. 一个寄存器
30.组合逻辑电路中的险象是由于( )引起的 (满分:1)
A. 电路未达到最简
B. 电路有多个输出
C. 电路中的时延
D. 逻辑门类型不同
31.欲对全班53个同学以二进制代码编码表示，最少需要二进制的位数是( ) (满分:1)
A. 5
B. 6
C. 10
D. 53
32.题面见图片： (满分:1)
A. A
B. B
C. C
D. D
33.以下哪一条不是消除竟争冒险的措施( ) (满分:1)
A. 接入滤波电路
B. 利用触发器
C. 加入选通脉冲
D. 修改逻辑设计
34.题面见图片： (满分:1)
A. A
B. B
C. C
D. D
35.题面见图片： (满分:1)
A. A
B. B
C. C
D. D
36.实现同一功能的Mealy型同步时序电路比Moore型同步时序电路所需要的( ) (满分:1)
A. 状态数目更多
B. 状态数目更少
C. 触发器更多
D. 触发器一定更少
37.PROM、PLA、和PAL三种可编程器件中，( )是不能编程的 (满分:1)
A. PROM的或门阵列
B. PAL的与门阵列
C. PLA的与门阵列和或门阵列
D. PROM的与门阵列
38.若干个具有三态输出的电路输出端接到一点工作时，必须保证( ) (满分:1)
A. 任何时候最多只能有一个电路处于三态，其余应处于工作态。
B. 任何时候最多只能有一个电路处于工作态，其余应处于三态。
C. 任何时候至少要有两个或三个以上电路处于工作态。
D. 以上说法都不正确。
39.EPROM是指( ) (满分:1)
A. 随机读写存储器
B. 只读存储器
C. 可擦可编程只读存储器
D. 电可擦可编程只读存储器
40.题面见图片： (满分:1)
A. A
B. B
C. C
D. D
二、多选题:【30道,总分:30分】
1.脉冲异步时序逻辑电路的输入信号可以是( ) (满分:1)
A. 模拟信号
B. 电平信号
C. 脉冲信号
D. 时钟脉冲信号
2.寄存器传送操作包括( ). (满分:1)
A. 信息读入
B. 信息输出
C. 信息加工
D. 信息存储
3.逻辑代数包括的三种基本运算是( )。 (满分:1)
A. 与
B. 或
C. 异或
D. 非
4.以下编码中，可靠性编码有( )。 (满分:1)
A. 8421码
B. 2421码
C. 格雷码
D. 奇偶检验码
5.设两输入或非门的输入为x和y，输出为z ，当z为低电平时，有( )。 (满分:1)
A. x和y同为高电平
B. x为高电平，y为低电平
C. x为低电平，y为高电平
D. x和y同为低电平.
6.脉冲异步时序逻辑电路中的存储元件可以采用( ) (满分:1)
A. 时钟控制RS触发器
B. D触发器
C. 基本RS触发器
D. JK触发器
7.组合逻辑电路消除竞争冒险的方法有( )。 (满分:1)
A. 修改逻辑设计
B. 在输出端接入滤波电容
C. 后级加缓冲电路
D. 屏蔽输入信号的尖峰干扰
8.题面见图片： (满分:1)
A. A
B. B
C. C
D. D
9.下列十六进制数中是偶数的有( )。 (满分:1)
A. 37F
B. 2B8
C. 34D
D. F3E
10.余3BCD码的特点是( ) (满分:1)
A. 当作二进制码看比等值的8421BCD码多3
B. 是一种有权码
C. 按二进制进行加法时自动解决了进位问题
D. 具有逻辑相邻性
11.PLD的主要类型有( ) (满分:1)
A. 只读存储器
B. 可编程逻辑阵列PLA
C. 可编程阵列逻辑PAL
D. 通用阵列逻辑GAL
12.PLD器件的基本结构组成有( )。 (满分:1)
A. 与阵列
B. 或阵列
C. 输入缓冲电路
D. 输出电路
13.下列触发器中，没法约束条件的是( ) (满分:1)
A. 时钟R--S触发器
B. 基本R--S触发器
C. 主从J--K触发器
D. 边沿D触发器
14.两个状态等效时，次态满足的条件包括( ) (满分:1)
A. 次态相同
B. 次态交错
C. 次态循环
D. 次态对等效
15.数字逻辑电路一般分为( )。 (满分:1)
A. 组合逻辑电路
B. 时序逻辑电路
C. 同步逻辑电路
D. 异步逻辑电路
16.组合逻辑电路输出与输入的关系可用( )描述 (满分:1)
A. 真值表
B. 状态表
C. 状态图
D. 逻辑表达式
17.时序电路一般由( )组成 。 (满分:1)
A. 组合逻辑
B. 存储器件
C. 反馈回路
D. 组合代数
18.题面见图片： (满分:1)
A. A
B. B
C. C
D. D
19.描述触发器的逻辑功能的方法有( ) (满分:1)
A. 状态转换真值表
B. 特性方程
C. 状态转换图
D. 状态转换卡诺图
20.与模拟电路相比，数字电路主要的优点有 (满分:1)
A. 容易设计
B. 通用性强
C. 保密性好
D. 抗干扰能力强
21.下列BCD码中有权码有( )。 (满分:1)
A. 8421BCD
B. 余3BCD
C. 5211BCD
D. 格雷(循环)码
22.下列中规模通用集成电路中，( )属于组合逻辑电路 (满分:1)
A. 4位计数器T4193
B. 4位并行加法器T693
C. 4位寄存器T1194
D. 4位数据选择器T580
23.下列二进制数中是奇数的有( ) (满分:1)
A. 00101001111110101
B. 00010000110111010
C. 10111011111101
D. 1000000011110101
24.二进制并行加法器的主要功能有( ) (满分:1)
A. 二进制加法运算
B. 代码转换
C. 十进制加法运算
D. 二进制减法运算
25.数字系统中，采用( )可以将减法运算转化为加法运算 (满分:1)
A. 原码
B. 补码
C. Gray码
D. 反码
26.使逻辑函数 Y = AB+CD 值为 1 的ABCD 取值组合为( )。 (满分:1)
A. 1110
B. 1010
C. 0111
D. 0010
27.可重复进行编程的可编程器件有( ) (满分:1)
A. PAL
B. GAL
C. PROM
D. ISP-PLD
28.常用描述逻辑函数的方法有( )。 (满分:1)
A. 逻辑表达式
B. 真值表
C. 逻辑图
D. 卡诺图
29.只可进行一次编程的可编程器件有( )。 (满分:1)
A. PAL
B. GAL
C. PROM
D. PLD
30.下列信号中，( )是数字信号。 (满分:1)
A. 交流电压
B. 开关状态
C. 交通灯状态
D. 无线电载波
三、判断题:【30道,总分:30分】
1.对边沿JK触发器，在CP为低电平期间，当J=K=1时，状态会翻转一次。 (满分:1)
A. 错误
B. 正确
2.由于每个触发器有两种稳态，因此，存储8位二进制数码需要四个触发器 (满分:1)
A. 错误
B. 正确
3.8421BCD码1001比0001大 (满分:1)
A. 错误
B. 正确
4.寄存器分为数码寄存器和移位寄存器 (满分:1)
A. 错误
B. 正确
5.ROM和RAM中存入的信息在电源断掉后都不会丢失 (满分:1)
A. 错误
B. 正确
6.基本的RS触发器具有空翻现象 (满分:1)
A. 错误
B. 正确
7.同步时序电路具有统一的时钟CP控制 (满分:1)
A. 错误
B. 正确
8.数字系统中，寄存器间只有信息传送微操作。 (满分:1)
A. 错误
B. 正确
9.化简逻辑函数，就是把逻辑代数式写成最小项和的形式 (满分:1)
A. 错误
B. 正确
10.电平异步时序电路除了可能存在竞争外，还可能存在本质险象 (满分:1)
A. 错误
B. 正确
11.已经X+Y=X+Z，则Y=Z (满分:1)
A. 错误
B. 正确
12.并行加法器采用先行进位（并行进位）的目的是简化电路结构。 (满分:1)
A. 错误
B. 正确
13.逻辑变量只有0、1两种取值可能 (满分:1)
A. 错误
B. 正确
14.ROM在工作时常用来存放中间数据。 (满分:1)
A. 错误
B. 正确
15.实际上，信号经过任何逻辑门和导线都回产生时间延迟。 (满分:1)
A. 错误
B. 正确
16.逻辑变量的取值，1比0大 (满分:1)
A. 错误
B. 正确
17.主从式的JK触发器在工作时对输入信号没有约束条件。 (满分:1)
A. 错误
B. 正确
18.正数N的反码补码都与原码相同。 (满分:1)
A. 错误
B. 正确
19.一个触发器能够记忆“0”和“1”两种状态 (满分:1)
A. 错误
B. 正确
20.组合逻辑电路的基本单元电路是门电路和触发器 (满分:1)
A. 错误
B. 正确
21.利用三态门可以实现数据的双向传输。 (满分:1)
A. 错误
B. 正确
22.化简完全确定状态表时，最大等效类的数目即最简状态表中的状态数目。 (满分:1)
A. 错误
B. 正确
23.5个触发器最多可以构成16进制计数器 (满分:1)
A. 错误
B. 正确
24.相同逻辑功能的 TTL 电路和 CMOS 电路相比，前者的功耗大 (满分:1)
A. 错误
B. 正确
25.计算器的模是指构成计数器的触发器的个数 (满分:1)
A. 错误
B. 正确
26.触发器和逻辑门一样，输出取决于输入现态 (满分:1)
A. 错误
B. 正确
27.在任意时刻，触发器只能处于一种状态。 (满分:1)
A. 错误
B. 正确
28.PLD的基本结构是与门和或门 (满分:1)
A. 错误
B. 正确
29.多路选择器是一种单路输入，多路输出的组合逻辑电路 (满分:1)
A. 错误
B. 正确
30.时序电路无记忆功能，组合逻辑电路有记忆功能 (满分:1)
A. 错误
B. 正确
页:
[1]