《计算机原理》复习资料《计算机原理》复习资料
《计算机原理》期末复习资料
《计算机原理》课程讲稿章节目录：
第一章计算机系统概述
计算机系统简介
计算机的软硬件概念
计算机系统的层次结构
计算机组成和计算机体系结构
计算机硬件系统的基本组成
冯·诺依曼计算机
现代计算机结构
计算机的工作过程
机器字长
存储容量
运算速度：主频、MIPS、CPI、FLOPS
第二章计算机的发展和应用
计算机的产生和发展
系统主板的组成
微处理器的发展
我国计算机发展历史
计算机的应用
科学计算、数据处理
多媒体、赛博空间
大数据、人工智能、物联网
巨型化
网络化
智能化
多媒体化
第三章系统总线
总线基本概念
总线引入缘由
总线基本功能和信息传送方式
总线结构举例：单总线结构、双总线结构、以存储器为核心的双总线结构
总线分类
片内总线
系统总线：数据、地址、控制三总线
经典三总线结构
总线的基本特性
总线宽度、标准传输率、定时协议、复用、控制方式等指标
总线标准ISA、EISA、VL-BUS、PCI等
单总线结构
双总线结构
三总线结构
四总线结构
传统微型机总线结构
VL-BUS局部总线结构
PCI总线结构
多层CPI总线结构
总线控制的功能和特点
总线判优控制
集中仲裁链式查询方式
计数器定时方式
独立请求方式
总线通信控制四种方式
总线传输周期
第四章存储器
存储器概述
存储器分类
存储器层次结构——缓存主存与主存辅存
主存结构
地址译码、存储矩阵、数据缓冲器、控制逻辑
主存与CPU连接模型
主存单元地址分配
主存性能指标——容量、存取速度、存储带宽、功耗、可靠性
半导体存储芯片结构
半导体存储芯片译码驱动方式——线选法、重合法
RAM存储原理与典型芯片
Intel2114结构
RAM Intel2114读写时序分析
集中刷新、分散刷新
SRAM和DRAM比较
只读存储器ROM
PROM、EPROM、EEPROM
FLASH MEMORY
存储器与CPU连接
位扩展
字扩展
字位同时扩展
存储器与CPU连接线、四类线连接注意事项
片选控制——全译码方法
片选控制——部分译码
片选控制——线选法、特点、举例
74LS138译码器
存储器与CPU连接举例分析
提高访存速度措施
单体多字系统
多体并行系统
程序编译与执行过程
CPU执行周期简介
内存种类介绍与功能分析（上）
内存种类介绍与功能分析（下）
高速缓冲存储器概述
局部性原理
Cache思想
Cache分类、数据访问顺序
数据块概念
CPU与Cache数据交换过程
主存与缓存编址
命中率
Cache基本结构
Cache读写操作
Cache——主存的地址映射：直接映射
Cache——主存的地址映射：全相联映射
Cache——主存的地址映射：组相联映射、段相联映射
替换算法原理
Cache写操作策略——写回法、全写法、只写主存法
辅助存储器概述
磁存储器工作原理、特点
磁记录方式
归零、不归零制、调相制、调频制等
记录方式性能评价——编码效率、同步能力
磁存储器主要技术指标
位密度、道密度
存储容量
平均寻址时间计算
数据传输速率定义
误码率计算
磁盘、温盘
计算机系统磁盘子系统组成
硬磁盘存储器结构
硬盘控制器
硬盘驱动器
数据控制、硬盘接口
IDE、SCSI
IEEE 1394
USB
硬盘物理上的认识——外部结构
硬盘内部结构
磁头组件、驱动机
控制电路
磁盘容量、存取速度
奇偶校验
循环冗余校验码
CRC编码方法
CRC编码特点
CRC码例题、检错纠错
第五章输入输出系统
概述
早期阶段和总线接口与DMA阶段
I/O通道控制阶段
I/O处理机阶段
输入输出系统组成
I/O与主机的连接方式
外部设备寻址
串行、并行传送
立即响应、同步、异步方式
信息传送控制
程序查询方式
程序中断方式
DMA方式
接口概述
接口与端口
接口功能和组成
接口类型
查询方式含义
查询方式流程
接口电路时序
中断方式含义
中断产生与示例
中断接口电路
I/O中断处理过程
中断服务程序的流程
单级与多级中断
DMA接口功能和组成
第六章计算机的运算方法
无符号数和有符号数
原码表示法
定点小数与定点整数
补码表示法、举例
反码表示法、移码表示法、举例
定点表示
浮点表示
浮点数规格化
定点、浮点对比
规格化与非规格化对比
综合示例解题
IEEE 754标准
定点运算
移位运算
算数移位与逻辑移位
补码加减法运算
溢出判断
第七章指令系统
机器指令的概念
机器工作流程
指令系统的层次关系
指令基本格式
一地址、二地址、三地址、四地址指令格式
指令字长
扩展操作码技术
操作数类型
数据在存储器中的存放方式
操作类型
指令寻址
数据寻址——立即、直接、隐含、间接寻址
寄存器直接、间接寻址
基址寻址
变址寻址
相对寻址
堆栈寻址
指令格式涉及的问题
指令格式综合示例
指令集概述
CISC指令集
RISC指令集
RISC与CISC对比
第八章CPU的结构和功能
CPU分类
指令控制
操作控制
时间控制
数据加工
中断处理
CPU结构框图
指令周期基本概念
CPU周期、时钟周期
指令周期流程
CPU访存类型
指令流水原理
影响指令流水性能因素
多发技术
指令流水线结构
（以上各章每节知识点全部体现在PPT讲稿中，涉及PPT讲稿共61个）
一、 客观部分：（单项选择、多项选择、不定项选择、判断）
★考核知识点: 计算机系统经典结构
参见讲稿章节：第一章、第二章、第三章
附1.1.1（考核知识点解释及答案）
计算机常用基本知识，重点掌握冯诺依曼结构、三总线结构。
一、 选择题
1．在下列四句话中，最能准确反映计算机主要功能的是 。
A．计算机可以存储大量信息
B．计算机能代替人的脑力劳动
C．计算机是一种信息处理机
D．计算机可实现高速运算
2．1946年2月，在美国诞生了世界上第一台电子数字计算机，它的名字叫 （1） ，1949年研制成功的世界上第一台存储程序式的计算机称为 （2） 。
（1）A．EDVAC B．EDSACC．ENIACD．UNIVAC-Ⅰ
（2）A．EDVAC B．EDSACC．ENIACD．UNIVAC-Ⅰ
3．计算机硬件能直接执行的只能是 。
A．符号语言 B．机器语言
C．汇编语言 D．机器语言和汇编语言
4．运算器的核心部件是 。
A．数据总线 B．数据选择器 C．累加寄存器 D．算术逻辑运算部件
5．存储器主要用来 。
A．存放程序 B．存放数据 C．存放微程序 D．存放程序和数据
6．目前我们所说的个人台式商用机属于 。
A．巨型机 B．中型机
C．小型机 D．微型机
7．至今为止，计算机中所含所有信息仍以二进制方式表示，其原因是 。
A．节约元件 B．运算速度快
C．物理器件性能决定 D．信息处理方便
8．对计算机软、硬件资源进行管理，是 的功能。
A．操作系统 B．数据库管理系统
C．语言处理程序 D．用户程序
9．企事业单位用计算机计算、管理职工工资，这属于计算机的 应用领域。
A．科学计算 B．数据处理
C．过程控制 D．辅助设计
10．微型计算机的发展以 技术为标志。
A．操作系统 B．微处理器
C．硬盘 D．软件
二、填空题
1．操作系统是一种（1） ，用于 （2） ，是 （3） 的接口。
（1）A．系统程序B．应用程序C．用户程序D．中间件
（2）A．编码转换B．操作计算机C．管理和控制计算机的资源
D．把高级语言程序翻译成机器语言程序
（3）A．软件与硬件B．主机与外设C．用户与计算机D．高级语言与机器语言机
2．存储器分为 和 。在CPU运行程序时，必须把程序放在 。
3．存储器的存储容量一般以 为单位，一台微机的内存容量是128MB，应是 个这样的单位。
4．计算机的运算精度主要由计算机的 决定， 越 ，则计算机的运算精度越高。
5．冯．诺依曼结构计算机的基本特点是 。
6．总线一般可分为三类，它们分别是 ， 和 。
7．计算机软件一般可分为 ， 和 。
8．邮局对信件进行自动分拣，使用的计算机技术是 。
★考核知识点: 计算机CPU、指令系统、总线
参见讲稿章节：第三章、第七章、第八章
附1.1.1（考核知识点解释及答案）
1．CPU中有若干寄存器，其中存放存储器中数据和指令地址的寄存器是 ，暂存数据和指令的寄存器是 ，存放CPU将要执行的下一条指令地址的寄存器是 。
A．地址寄存器 B．程序计数器
C．数据寄存器 D．指令寄存器
2．状态寄存器中的各个状态标志位是依据 来置位的。
A．算术逻辑部件上次的运算结果 B．CPU将要执行的指令
C．CPU已执行的指令 D．累加器中的数据
3．触发器的状态由时钟脉冲的上升沿时D（数据）端的状态决定，而与触发器的原状态无关，这种触发器是 。
A．J-K触发器 B．R-S基本触发器
C．D型触发器 D．R-S同步触发器
4．在总线中起数据暂存和缓冲作用的器件是 。
A．总线传输器 B．三态门 C．总线控制器 D．总线缓冲器
5．为协调计算机各部件的工作，需要 来提供统一的时钟。
A．总线缓冲器 B．时钟发生器
C．总线控制器 D．操作命令发生器
★考核知识点: 计算机数据运算
参见讲稿章节：第六章
（考核知识点解释及答案）
数据表示四种形式，原码、补码、反码、移码及其运算和相互转换规则，规格化。
例题
一、判断题
1．在数字计算机中所以采用二进制是因为二进制的运算最简单。
2．在所有的进位计数制中，整数部分最低位的权都是1。
3．某R进位计数制，其左边一位的权是其相邻的右边一位的权的R倍。
4．计算机表示的数发生溢出的根本原因是计算机的字长有限。
5．表示定点数时，若要求数值0在计算机中唯一地表示为全0，应采用补码。
6．浮点数的取值范围由阶码的位数决定，而精度由尾数的位数决定。
7．CRC校验码的生成和检验大多采用软件实现。
8．若浮点数的尾数用补码表示，那么规格化的浮点数是指尾数数值位的最高位是0（正数）或是1（负数）。
9．在实际应用中，奇偶校验多采用奇校验，这是因为奇校验中不存在全“0”代码，在某些场合下更便于判别。
二、选择题
1．下列各种数制的数中最小的数是 。
A．(101001)2 B．（101001）BCD C．(52)8 D．(233)H
2．下列各种数制的数中最大的数是 。
A．(1001011)2 B．75 C．(112)8 D．(4F)H
3．1010AH是 。
A．表示一个二进制数 B．表示一个十六进制数
C．表示一个十进制数 D．表示一个错误的数
4．ASCII码是对 （1）进行编码的一种方案，它是 （2） 的缩写。
（1）A．字符 B．汉字 C．图形符号 D．声音
（2）A．余3码 B．十进制数的二进制编码
C．格雷码 D．美国标准信息交换代码
5．将十进制数15/2表示成二进制浮点规格化数（阶符1位，阶码2位，数符1位，尾数4位）是 。
A．01101111 B．01101110 C．01111111 D．11111111
6．在大量数据传送中常用的且有效的检验法是 。
A．CRC码B．海明码 C．偶校验码 D．奇校验码
三、填空题
1．在用 表示的机器数中，零的编码是唯一的。
2．一个定点数由 和 两部分组成。根据小数点位置不同，定点数据有 和 两种表示方法。
3．移码常用来表示浮点数的 部分，移码和补码比较，它们除 外，其他各位都 。
★考核知识点: 存储系统
参见讲稿章节：第四章
（考核知识点解释及答案）
主存储器类型、功能、设计，Cache原理、结构、层次，外存与主存关系、磁盘。
一．判断题
1．计算机的主存是由RAM和ROM两种半导体存储器组成的。
2．CPU可以直接访问主存，而不能直接访问辅存。
3．外（辅）存比主存的存储容量大、存取速度快。
4．动态RAM和静态RAM都是易失性半导体存储器。
5．Cache的功能全部由硬件实现。
6．引入虚拟存储器的目的是为了加快辅存的存取速度。
7．多体交叉存储器主要是为了解决扩充容量的问题。
8．Cache和虚拟存储器的存储管理策略都利用了程序的局部性原理。
9．多级存储体系由Cache、主存和辅存构成。
10．在虚拟存储器中，当程序正在执行时，由编译器完成地址映射。
二．选择题
1．主（内）存用来存放 。
A．程序 B．数据 C．微程序 D．程序和数据
2．下列存储器中，速度最慢的是 。
A．半导体存储器 B．光盘存储器 C．磁带存储器 D．硬盘存储器
3．某一SRAM芯片，容量为16K×1位，则其地址线有 。
A．14根 B．16K根 C．16根 D．32根
4．下列部件（设备）中，存取速度最快的是 。
A．光盘存储器 B．CPU的寄存器 C．软盘存储器 D．硬盘存储器
5．在主存和CPU之间增加Cache的目的是 。
A．扩大主存的容量
B．增加CPU中通用寄存器的数量
C．解决CPU和主存之间的速度匹配
D．代替CPU中的寄存器工作
6．计算机的存储器采用分级存储体系的目的是 。
A．便于读写数据 B．减小机箱的体积
C．便于系统升级 D．解决存储容量、价格与存取速度间的矛盾
7．相联存储器是按 进行寻址的存储器。
A．地址指定方式 B．堆栈存取方式
C．内容指定方式 D．地址指定与堆栈存取方式结合
8．某SRAM芯片，其容量为1K×8位，加上电源端和接地端后，该芯片的引出线的最少数目应为 。
A．23 B．25 C．50 D．20
9．常用的虚拟存储器由 两级存储器组成，其中辅存是大容量的磁表面存储器。
A．主存—辅存 B．快存—主存
C．快存—辅存 D．通用寄存器—主存
10．在Cache的地址映射中，若主存中的任意一块均可映射到Cache内的任意一快的位置上，则这种方法称为 。
A．全相联映射 B．直接映射 C．组相联映射 D．混合映射
三．填空题
1．对存储器的要求是 、 、 ，为解决这三者的矛盾，计算机、采用 体系结构。
2．CPU能直接访问 和 ，但不能访问 和 。
3．Cache的映射方式有 、 和 三种。其中 方式，适度地兼顾了前两者的优点又尽量避免其缺点，比较理想。
4．广泛使用的 和 都是半导体 存储器。前者的速度比后者快，
不如后者高。它们的共同缺点是断电后 保存信息。
5．相联存储器不按地址而是按 访问的存储器，在Cache中用来存放 ，在虚拟存储器中用来存放 。
答：内容，行地址表，段表、页表和快表。
6．虚拟存储器指的是 层次，它给用户提供了一个比实际 空间大得多的 。
7．磁盘的地址格式由 、 、 、 四部分组成。
★考核知识点: 中央处理器CPU
参见讲稿章节：第七章、第八章
（考核知识点解释及答案）
机器指令格式、寻址方式、CPU结构、指令周期、流水等。
一．判断题
1．一个指令周期由若干个机器周期组成。
2．非访内指令不需从内存中取操作数，也不需将目的操作数存放到内存，因此这类指令的执行不需地址寄存器参与。
3．组合逻辑控制器比微程序控制器的速度快。
4．流水线中的相关问题是指在一段程序的相邻指令之间存在某种信赖关系，这种关系影响指令的执行。
5．微程序控制控制方式与硬布线控制方式相比，最大的优点是提高了指令的执行速度。
6．微程序控制器中的控制存储器可用PROM、EPROM或闪存实现。
7．指令周期是指人CPU从主存取出一条指令开始到执行这条指令完成所需的时间。
8．控制存储器是用来存放微程序的存储器，它比主存储器速度快。
9．机器的主频最快，机器的速度就最快。
10．80X86的数据传送指令MOV，不能实现两个内存操作数的传送。
二．选择题
1．指令系统中采用不同寻址方式的目的主要是 。
A. 实现程序控制和快速查找存储器地址
B. 可以直接访问主存和外存
C. 缩短指令长度，扩大寻址空间，提高编程灵活性
D. 降低指令译码难度
2．CPU组成中不包括 。
A．指令寄存器 B．地址寄存器
C．指令译码器 D．地址译码器
3．程序计数器PC在 中。
A．运算器 B．控制器
C．存储器 D．I/O接口
4．计算机主频的周期是指 。
A．指令周期 B．时钟周期
C．CPU周期 D．存取周期
5．CPU内通用寄存器的位数取决于 。
A．存储器容量 B．机器字长
C．指令的长度 D．CPU的管脚数
6．以硬布线方式构成的控制器也叫 。
A．组合逻辑型控制器 B．微程序控制器
C．存储逻辑型控制器 D．运算器
7．一个节拍脉冲持续的时间长短是 。
A．指令周期 B．机器周期
C．时钟周期 D．以上都不是
8．直接转移指令的功能是将指令中的地址代码送入 。
A．累加器 B．地址寄存器
C．PC D．存储器
9．状态寄存器用来存放 。
A．算术运算结果 B．逻辑运算结果
C．运算类型 D．算术、逻辑运算及测试指令的结果状态
10．微程序放在 中。
A．指令寄存器 B．RAM
C．控制存储器 D．内存
11．某寄存器中的值有时是地址，这只有计算机的 才能识别它。
A．译码器 B．判断程序
C．指令 D．时序信号
12．微程序控制器中,机器指令与微指令的关系是________。
A. 每一条机器指令由一条微指令执行
B. 每一条机器指令由一段用微指令编成的微程序来解释执行
C. 一段机器指令组成的程序可由一条微指令来执行
D. 一条微指令由若干条机器指令组成
13．在高速计算机中，广泛采用流水线技术。例如，可以将指令执行分成取指令、分析指令和执行指令3个阶段，不同指令的不同阶段可以 ① 执行；各阶段的执行时间最好 ② ；否则在流水线运行时，每个阶段的执行时间应取 ③ 。
可供选择的答案：
① A.顺序 B.重叠 C.循环 D.并行
② A.为0 B.为1个周期 C.相等 D.不等
③ A. 3个阶段执行时间之和 B. 3个阶段执行时间的平均值
C. 3个阶段执行时间的最小值 D. 3个阶段执行时间的最大值
14．微指令格式分成水平型和垂直型，前者的位数 ，用它编写的微程序 。
A．较少 B．较多
C．较长 D．较短
15．异步控制常作为 的主要控制方式。
A. 单总线计算机结构计算机中访问主存和外部设备时
B. 微型机的CPU控制中
C．组合逻辑的CPU控制中
D. 微程序控制器中
16．与微指令的执行周期对应的是 。
A．指令周期 B．机器周期
C．节拍周期 D．时钟周期
三．填空题
1．目前的CPU包括 ， 和CACHE（一级）。
2．CPU中保存当前正在执行的指令的寄存器为 ，保存下一条指令地址的寄存器为 。
3．CPU从主存取出一条指令并执行该指令的时间叫 ，它常用若干个 来表示，而后者又包含若干个 。
4．在程序执行过程中，控制器控制计算机的运行总是处于 、分析指令和 的循环之中。
5．微程序入口地址是 根据指令的 产生的。
6．微程序控制器的核心部件是 ，它一般用 构成。
7．任何指令的第一个周期一定是 。
8．在微程序控制器中，时序信号比较简单，一般采用 。
★考核知识点: 外部设备
参见讲稿章节：第五章I/O系统
（考核知识点解释及答案）
外部设备类型。
一．判断题
1．随着半导体集成电路的发展，外部设备在计算机系统硬件的价格中所占的比重将越来越低。
2．顾名思义，外部设备位于主机箱的外部。
3．点阵针式打印机点阵的点越多，打印质量越高。
4．非击打式打印机速度快、噪声低、打印质量高，但价格较贵。
5．LCD显示器没有背景光源也能工作。
二、选择题
1．使主机从外部获取信息的设备称为 。
A．外部存储器B．外部设备C．输入设备D．输出设备
2．在显示器的技术指标中，数据640×480，1024×768等表示 。
A．显示器屏幕的大小 B．显示器显示字符的最大行数和列数
C．显示器的颜色指标 D．显示器的分辩率
3．有一个CRT的分辨率是1024×768像素，颜色数为256色，则刷新存储器的容量是
。
A．768KB B．512KB C．256KB D．2MB
4．黑白显示器具有 级灰度。
A．1 B．2 C．4 D．16
5．为看到稳定图像，显示器刷新频率应大于 。
A．15帧/S B．30帧/S C．50帧/S D．100帧/S
6．图形显示器可显示 ，图像显示器可显示 。
A．有亮暗层次的照片 B．没有亮暗层次的线条图
C．立体图形 D．有亮暗层次的线条图
7．显示器的灰度级是指 。
A．显示器的亮度 B．显示字符的清晰程度
C．显示器中光点亮暗的层次级别 D．显示器上能显示的光点数
8．计算机外部设备是指 。
A．输入输出设备 B．外存设备
C．远程通信设备 D．除CPU和内存以外的其他设备
三、填空题
1．计算机的主机包括 ， ， 。
2．计算机的外部设备包括 ， ， 。
★考核知识点: 输入输出
参见讲稿章节：第五章I/O系统
（考核知识点解释及答案）
数据传送方式，程序查询、中断，DMA方式。
一、判断题
1．所有的数据传送方式都必须由CPU控制实现。
2．屏蔽所有的中断源，即为关中断。
3．一旦中断请求出现，CPU立即停止当前指令的执行，转去受理中断请求。
4．CPU响应中断时，暂停运行当前程序，自动转移到中断服务程序。
5．中断方式一般适合于随机出现的服务。
6．DMA设备的中断级别比其他外设高，否则可能引起数据丢失。
7. DMA控制器和CPU可同时使用总线。
8．DMA是主存与外设之间交换数据的方式，也可用于主存与主存之间的数据交换。
二、选择题
1．主机、外设不能并行工作的方式 。
A．程序查询方式 B．中断方式 C．通道方式
2．在单独（独立）编址下，下面的说法是 是对的。
A．一个具体地址只能对应输入输出设备
B．一个具体地址只能对应内存单元
C．一个具体地址既可对应输入输出设备，也可对应内存单元
D．只对应内存单元或只对应I/O设备
3．在关中断状态，不可响应的中断是 。
A．硬件中断 B．软件中断
C．可屏蔽中断 D．不可屏蔽中断
4．禁止中断的功能可由 来完成。
A．中断触发器 B．中断允许触发器
C．中断屏蔽触发器 D．中断禁止触发器
5．在微机系统中，主机与高速硬盘进行数据交换一般用 方式。
A．程序中断控制 B．DMA
C．程序直接控制 D．通道方式
6．常用于大型计算机的控制方式是 。
A．程序中断控制 B．DMA
C．程序直接控制 D．通道方式
7．有关中断的论述不正确的是 。
A．CPU和I/O设备可并行工作，但设备间不可并行工作
B．可实现多道程序、分时操作、实时操作
C．对硬盘采用中断可能引起数据丢失
D．计算机的中断源可来自主机，也可来自外设
8．DMA数据的传送是以 为单位进行的。
A．字节 B．字
C．数据块 D．位
9．DMA是在 之间建立的直接数据通路。
A．CPU与外设 B．主存与外设
C．外设与外设 D．CPU与主存
10．数组多路通道数据的传送是以 为单位进行的。
A．字节 B．字
C．数据块 D．位
11．通道是特殊的处理器，它有自己的 ，故并行工作能力较强。
A．运算器 B．存储器
C．指令和程序 D．以上均有
12．在微机系统中，外设通过 与主板的系统总线相连接。
A．适配器 B．设备控制器
C．计数器 D．寄存器
三、填空题
1．实现输入输出数据传送方式分成三种： 、 和程序控制方式。
2．输入输出设备寻址方式有 和 。
3．CPU响应中断时最先完成的两个步骤是 和 。
4．内部中断是由 引起的，如运算溢出等，外部中断是由 引起的，如输入输出设备产生的中断。
5．DMA的含义是 ，用于解决 。
6．DMA数据传送过程可分为 、数据块传送和 三个阶段。
7．在中断服务中，开中断的目的是允许 。
8．一个中断向量对应一个 。
9．接口收到中断响应信号INTA后，将 传送给CPU。
10．CPU响应中断时，必须先保护当前程序的断点状态，然后才能执行中断服务程序，这里的断点状态是指 。
11．CPU对外设的控制方式按CPU的介入程度，从小到大为 、
、 。
★考核知识点: 总线结构、控制
参见讲稿章节：第三章总线系统
（考核知识点解释及答案）
总线经典结构，总线特性与性能指标，控制。
一、判断题
1．组成总线不仅要有传输信息的传输线，还应有实现总线传输控制的器件，即总线缓冲器和总线控制器。
2．大多数微机总线由地址总线、数据总线和控制总线组成，因此，它们是三总线结构的。
3．在计算机总线中，地址信息、数据信息和控制信息不能同时出现。
4．三态缓冲门可组成运算器的数据总线，它的输出电平有逻辑“1”或逻辑“0”、高阻抗三种状态。
5．计算机使用总线结构的主要优点是便于积木化，同时减少了信息传输线的数目。
6．任何类型的计算机都包含地址总线、数据总线和控制总线。
7．地址线的条数反映了微处理器的寻址能力。
8．USB全速版的最大传输速率比USB高速版大。
二、选择题
1．CPU的芯片中的总线属于 。
A．内部 B．局部
C．系统 D．板级
2．下面所列的 不属于系统总线接口的功能。
A．数据缓冲 B．数据转换
C．状态设置 D．完成算术和逻辑运算
3．信息只用一条传输线，且采用脉冲传输的方式称为 。
A．串行传输 B．并行传输
C．并串行传输 D．分时传输
4．在 的计算机系统中，外设可以主存储器单元统一编址。
A．单总线 B．双总线
C．三总线 D．以上三种都可以
5．系统总线中地址线的功能是 。
A．用于选择主存单元地址 B．用于选择进行信息传输的设备
C．用于选择外存地址 D．用于指定主存和I/O设备接口电路的地址
6．同步通信比异步通信具有较高的传输频率，这是因为 。
A．同步通信不需要应答信号。
B．同步通信方式的总线长度较短。
C．同步通信一个公共时钟信号进行同步。
D．同步通信中各部件存取时间比较短。
7．异步控制常用于 作为其主要控制方式。
A．在单总线结构计算机中访问主存与外设时
B．微机的CPU控制中
C．组合逻辑控制的CPU控制中
D．微程序控制器中
8．在3种集中式总线控制中，_______方式响应时间最快，_______方式对电路故障最敏感。
A．链式查询 B．计数器定时查询
C．独立请求
9．在计数器定时查询方式下，若从0开始计数，则 。
A．用于选择主存单元地址 B．用于选择进行信息传输的设备
C．用于选择外存地址 D．用于指定主存和I/O设备接口电路的地址
10．CPU的控制总线提供 。
A．数据信号流 B．存储器和I/O设备的时序信号和控制信号
C．来自I/O设备和存储器的响应信号D．B和C
11．在菊花链方式下，越靠近控制器的设备 。
A．得到总线使用权的机会越多，优先级越高
B．得到总线使用权的机会越少，优先级越低
C．得到总线使用权的机会越多，优先级越低
D．得到总线使用权的机会越少，优先级越高
12．在链式查询方式下，若有n个设备，则 。
A．有几条总线请求信号
B．公用一条总线请求信号
C．有n－1条总线请求信号
D．无法确定
三．填空题
1．计算机中各功能部件是通过 连接的，它是各部件间进行信息传输的公共通路。
2．CPU内部的总线是 级总线，也叫内部总线。
3．总线控制方式可分为 式和 式两种。
4．同步方式下，总线操作有固定的时序，设备之间 应答信号，数据的传输在
的时钟信号控制下进行。
5．异步方式下，总线操作周期不固定，通过 信号相互联络。
6．决定总线由哪个设备进行控制称为 ，实现总线数据的定时规则叫 。
7．衡量总线性能的一个重要指标是总线的 ，即单位时间内总线传输数据的能力。
8．在单总线、双总线、三总线三种系统中，从信息流传送效率的角度看， 的工作效率最低，从吞吐量来看， 最强。
9．根据总线传输的信息内容的不同，总线可分为 、 和 。任何类型的计算机总线都包括这三种总线。
★考核知识点: 计算机系统发展、应用，流水线
参见讲稿章节：第二章系统应用、结构发展，第八章指令流水
（考核知识点解释及答案）
系统结构的发展前沿、最新技术，与生物信息、量子计算机的结合。
一．选择题
1．下面描述的流水CPU基本概念中，正确的表达是 。
A．流水CPU是以空间并行性为原理构造的处理器
B．流水CPU一定是RISC机器
C．流水CPU一定是多媒体CPU
D．流水CPU是以时间并行性为原理构造的处理器
2．流水CPU是由一系列叫做“段”的处理部件构成的，和具备m个并行部件的CPU相比，一个m段流水CPU 。
A．具备同等水平的吞吐能力 B．不具备同等水平的吞吐能力
C．吞吐能力小于前者的吞吐能力 D．吞吐能力大于前者的吞吐能力
3．在高速计算机中，广泛采用流水线技术。例如，可以将指令执行分成取指令、分析指令和执行指令3个阶段，不同指令的不同阶段可以 ① 执行；各阶段的执行时间最好 ② ；否则在流水线运行时，每个阶段的执行时间应取 ③ 。
可供选择的答案：
① A.顺序 B.重叠 C.循环 D.并行
② A.为0 B.为1个周期 C.相等 D.不等
③ A. 3个阶段执行时间之和
B. 3个阶段执行时间的平均值
C. 3个阶段执行时间的最小值
D. 3个阶段执行时间的最大值
4．光学计算机的特点是 。（多选）
A．比电子计算机快 B．比电子计算机功耗大
C．光传输失真大 D．光器件开关速度比电子器件快
E．不同波长的光波会发生干涉 F．光器件带宽比电子器件大
5．CPU内使用流水线技术后，下列可能的说法是 。（多选）
A．取指令与执行指令同步进行
B．取指令与执行指令异步进行
C．正在执行的指令与流水线中的指令冲突
D．流水线内的指令无效
E．流水线取指令与执行的指令有关
F．流水线取指令与执行的指令无关
。
二．填空题
1．并行处理技术已成为计算机发展的主流，它有三种形式： 并行， 并行和 并行。
2．Neumann计算机属于 驱动方式，数据流计算机属于 驱动方式，归约计算机属于 驱动方式。
3．光学计算机是利用 实现的计算机。
4．生物计算机是利用 而研制开发的一种新型计算机。
5．量子计算机是基于 的信息处理方式，按照一定的体系结构，采用 所构成的计算机。
6．按并行等级技术分类，流水线可分为 、 、 三类。
7．流水CPU中的主要问题是 相关， 相关和 相关。
8．现代计算机的发展受半导体材料限制，人们正转向 、 、 的研制，软件方面也开展 的研究。
二、主观部分（名词解释、简答题、计算题）
★考核知识点: 运算器
参见讲稿章节：1-1
（考核知识点解释）：
名词解释
1、运算器
2、ALU
★考核知识点: 指令
参见讲稿章节：7-1
（考核知识点解释）：
名词解释
3、指令
参考答案：是一种经过编码的操作命令，它指定需要进行的操作，支配计算机中的信息传递以及主机与输入输出设备之间的信息传递，是构成计算机软件的基本元素。
★考核知识点: 数据存储表示
参见讲稿章节：4-1
（考核知识点解释）：
数据的机器存储方式
名词解释
4、字长
★考核知识点: 数据表示与运算
参见讲稿章节：第六章
（考核知识点解释）：
数原码、补码、反码、移码、阶码、规格化
名词解释
5、原码
6、补码
7、规格化数
★考核知识点: 局部性原理
参见讲稿章节：第四章cache
（考核知识点解释）：
Cache原理
名词解释
8、访存局部性
9、直接映象
★考核知识点: 存储体系
参见讲稿章节：第四章第一、二、三节
（考核知识点解释）：
把各种不同存储容量、不同访问速度、不同成本的存储器件按层次构成多层的存储器，并通过软硬件的管理将其组成统一的整体，使所存储的程序和数据按层次分布在各种存储器件中。
名词解释
10、层次化存储体系
★考核知识点: 指令系统
参见讲稿章节：第7章寻址方式
（考核知识点解释）：
各类寻址方式定义
名词解释
11、指令系统
12、寻址方式
★考核知识点: 计算机系统应用
参见讲稿章节：第2章系统应用范围
（考核知识点解释）：
计算机系统应用范围、兼容、冯氏结构
简答题
1．会计电算化属于计算机应用的哪个领域？
参考：在计算机的应用领域中，会计电算化属于计算机数据处理方面的应用领域。
2．兼容性是计算机的一个重要性能，请解释一下何为向上兼容？
参考：所谓向上兼容是指旧型号计算机的软件可以不加修改地在新型号计算机上运行。系列机通常具有这种兼容性。
3．按照冯．诺依曼原理，现代计算机应具备哪些功能？
4．如何理解软、硬件之间的等价性？
计算机的大部分功能既能由硬件完成，也能由软件完成，从逻辑上讲，两者是等效的。通常用硬件实现执行速度快、成本高、修改困难，而软件刚好相反。两者之间没有固定的界限。
★考核知识点: 数据表示与运算
参见讲稿章节：第6章数据的几种表示方法和运算规则
（考核知识点解释）：
能够熟练运用不同表示方法进行运算
计算题
1．用二进制数表示一个四位十进制的整数最少需要几位（不含符号位）。
解：2X＝104，N＝4×1/㏒2＝14位。
2．某机器字长32位，定点表示，其中31位表示尾数，1位是符号位，问：
⑴定点原码整数表示时，最大正数是多少？最小负数是多少？
⑵定点原码小数表示时，最大正数是多少？最小负数是多少？。
3．写出下列二进制数的原码、反码、补码和移码。
（1）±1011 （2）±0．1101 （3）±0
解：①（＋1011）原＝01011 （－1011）原＝11011
（＋1011）反＝01011 （－1011）反＝10100
（＋1011）补＝01011 （－1011）补＝10101
（＋1011）移＝11011 （－1011）移＝00100
②（＋0.1101）原＝0.1101 （－0.1101）原＝1.1101
（＋0.1101）反＝0.1101 （－0.1101）瓜＝1.0010
（＋0.1101）补＝0.1101 （－0.1101）补＝1.0011
（＋0.1101）移＝0.1101 （－0.1101）移＝0.0011
③（＋0.0000）原＝00000 （－00000）原＝10000
（＋0.0000）反＝00000 （－00000）反＝11111
（＋0.0000）补＝00000 （－00000）原＝00000
（＋0.0000）移＝10000 （－00000）原＝10000
4．某机器字长16位，浮点表示时，其中含1位阶符、5位阶码、1位尾符、9位尾数，请写出它能表示的最大浮点数和最小浮点数。
简答题
1．试比较定点带符号数在计算机内的四种表示方法。
参考：带符号数在计算机内部的表示方法有原码、反码、补码和移码。
原码表示方法简单易懂，实现乘、除运算简单，但用它实现加、减运算比较复杂。
补码的特点是加、减法运算规则简单，正负数的处理方法一致。
反码通常只用来计算补码，由于用反码运算不方便，在计算机中没得到实际应用。
移码由于保持了数据原有的大小顺序，便于进行比较操作，常用于浮点数中的阶码，使用比较方便。
2．试述浮点数规格化的目的和方法。
3．在检错码中，奇偶校验法能否定位发生错误的信息位？是否具有纠错功能？
4．简述循环冗余码（CRC）的纠错原理。
参考答案：CRC码是一种纠错能力较强的校验码。在进行校验时，先将被检数据码的多项式用生成多项式G（X）来除，若余数为0，说明数据正确；若余数不为0，则说明被检数据有错。只要正确选择多项式G（X），余数与CRC码出错位位置的对应关系是一定的，由此可以用余数作为判断出错位置的依据而纠正出错的数据位。
★考核知识点: CRC校验
参见讲稿章节：第4章第5节信息校验方法
（考核知识点解释）：
CRC校验原理和具体步骤。
简答题
1．已知被检信息为1010，选择的生成多项式是G（X）为X3＋X＋1，求CRC校验码，并求循环余数，说明其校验原理。
★考核知识点: 存储器设计
参见讲稿章节：第4章
（考核知识点解释）：
字节、字长概念，位、字扩展方法，存储器分类，Cache命中率计算，磁盘性能指标计算公式。
计算题
1．设有一个具有24位地址和8位字长的存储器，求：
（1）该存储器能存储多少字节的信息？
（2）若存储器由4M×1位的RAM芯片组成，需要多少片？
（3）需要哪种译码器实现芯片选择？
2．某计算机系统的内存由Cache和主存构成，Cache的存取周期为45ns，主存的存取周期为200ns。已知在一段给定的时间内，CPU共访问内存4500次，其中340次访问主存，求：
（1）Cache的命中率是多少？
（2）CPU访问内存的平均访问时间是多少？
（3）Cache-主存系统的效率是多少？
3．下图表示使用页表的虚实地址转换条件，页表存放在相联存储器中，其容量为8个存储单元，求：
页号 该页在主存中的起始地址
33 42000
25 38000
7 96000
6 60000
4 40000
15 80000
5 50000
30 70000
（1）当CPU按虚拟地址1去访问主存时，主存的实地码是多少？
（2）当CPU按虚拟地址2去访问主存时，主存的实地码是多少？
（3）当CPU按虚拟地址3去访问主存时，主存的实地码是多少？
参考：⑴ 用虚拟地址为1的页号15作为页表检索项，查得页号为15的页在主存中的起始地址为80000，故将80000与虚拟地址中的页内地址码0324相加，求得主存实地址码为80324。
⑵ 同理，主存实地址码＝96000＋0128＝96128。
⑶ 虚拟地址为3的页号为48，查页表时，发现此页面没在页表中，此时操作系统暂停用户作业程序的执行，转去查页表程序。如该页面在主存中，则将该页号及该页在主存中的起始地址写入主存；如该页面不在主存中，则操作系统要将该页面从外存调入主存，然后将页号及其主存中的起始地址写入页表。
4．页式存储器的逻辑地址由页号和页内地址两部分组成，若页面大小为4KB，地址转换过程如图所示，图中逻辑地址8644用十进制表示，经页表转换后，该逻辑地址的物理地址（十进制）是多少？
提示：把逻辑地址转换成二进制来做。
5．设某磁盘存储器的平均找道时间为ts,转速每分钟r转，每磁道容量为N个字，每信息块为n个字，试推导磁盘存储器读写一块信息所需总时间tB的公式。
解：tB＝ts＋60/2r＋60n/rN。
6．某磁盘组有4个盘片，5个记录面，每个记录面的内磁道直径为22cm，外磁道直接为33cm，最大位密度为1600b/cm，道密度为80道/cm，转速7200转速/分。
⑴ 磁盘的最内圈磁道容量？
⑵ 最大数据传输率是多少？
提示：⑴ 某磁道容量＝磁道长×本道位密度，所以，最内圈磁道的容量＝1600×22×3.14＝110528字节/道
⑵ 最大数据传输率＝转速×某磁道容量＝13263360字节/秒
★考核知识点: CPU寻址方式
参见讲稿章节：第7章第3节
（考核知识点解释）：
寻址方式具体概念和方法
简答题
1．在8086中，对于物理地址2014CH来说，如果段起始地址为20000H，则偏移量应为多少?
解：14CH。
2．指出下列8086指令中，源操作数和目的操作的寻址方式。
(1) PUSHAX (2) XCHGBX，
(3) MOVCX，03F5H (4) LDSSI，
(5）LEA BX， (6) MOVAX，
(7) MOVCX，ES： (8) MOV，AX
(9)XCHG AX,
参考：
⑴源是寄存器直接寻址。目的是寄存器间接寻址。
⑵源是变址/基址寻址，目的是寄存器直接寻址。
⑶源是立即数寻址，目的是寄存器直接寻址。
⑷源是寄存器间接寻址。目的是寄存器直接寻址。
3．若(BX)＝5555H，试写出执行完下面的指令序列后BX中的内容。
MOVCL，5
SHRBX，CL
参考：第一条指令把数5传送到CL（CL是指定用于存放移位或循环次数的寄存器）中，第2条是逻辑右移指令，使BX逻辑右移5次（由CL给出移位次数）。
4．有一主频为25 MHz的微处理器，平均每条指令的执行时间为两个机器周期，每个机器周期由两个时钟脉冲组成。
(1)假定存储器为“0等待”，请计算机器速度 (每秒钟执行的机器指令条数)。
(2)假如存储器速度较慢，每两个机器周期中有一个是访问存储器周期，需插入两个时钟的等待时间，请计算机器速度。
过程参考：⑴存储器“0等待”是假设在访问存储器时，存储周期＝机器周期，此时
机器周期＝主频周期×2（一个机器周期由两个时钟脉冲组成）
＝2/25MHz＝0.08μS
指令周期＝2×机器周期＝0.16μS
机器平均速度＝ (百万条指令/秒)
⑵若每两个机器周期中有一个是访问存储器周期，则需插入两个时钟的等待时间。
指令周期＝0.16μS＋0.08μS＝0.24μS
机器平均速度＝ (百万条指令/秒)
★考核知识点: 数据传送方法中断方式
参见讲稿章节：第5章第5节
（考核知识点解释）：
中断基本概念，数据传送计算。
计算题
1．用异步方式传送ASCII码，数据格式为：数据位8位、奇校验位1位、停止位1位。当波特率为4800b/s时，每个字符传送的速率是多少？每个数据位的时间是多少？数据位的传送速率又是多少？
提示：每个字符包含10位，因此字符传送速率为：波特率÷字符位数
每个数据位长度T＝1÷波特率
数据位传输速率为字节位数*数据位时间长度
2．假定某外设向CPU传送信息最高频率为40K次/秒，而相应中断处理程序的执行时间为40μS，问该外设能否用中断方式工作？
提示：外设传送一个数据的时间＝1/40×＝25μS，所以请求中断的周期为25μS，而相应中断处理程序的执行时间为40μS。
★考核知识点: 总线传输率、带宽
参见讲稿章节：第3章总线性能指标
（考核知识点解释）：
时钟频率、总线数据周期基本计算公式，总线带宽定义。
计算题
1．在一个16位的总线中，若时钟频率为100MHz，总线数据周期为5个时钟周期传输一个字。试计算总线的数据传输率。
解：时钟频率为100MHz，所以
5个时钟周期＝5×100μs＝0.05μs
数据传输率＝16bit/0.05μs＝40×106字节/秒
2．⑴某总线在一个总线周期中并行传送4个字节的数据，若一个总线周期等于一个时钟周期，总线频率为33MHz，问总线带宽是多少？
⑵若一个总线周期中并行传送64位数据，总线时钟提高为66MHz，问总线带宽是多少？
⑶分析影响带宽的有哪些因素？
提示：影响总线带宽的主要因素有：总线宽度、传送距离、总线发送和接收电路工作频率限制及数据传送形式。
3．在异步串行传输系统中，若每秒可传输20个数据帧，一个数据帧包含1个起始位、7个数据位、一个奇校验位和1个结束位。试计算其波特率和比特率。
参考：波特率＝（1+7+1+1）×20＝200b/s，比特率＝20×7＝140b/s。
★考核知识点: 存储器设计
参见讲稿章节：第4章
（考核知识点解释）：
片选逻辑、存储器扩展方式、地址空间计算
设计题（10分）
设CPU共有16根地址线，8根数据线，并用 作访存控制信号（低电平有效），用 作读写控制信号（高电平为读，低电平为写）。现有下列芯片及各种门电路（门电路自定），如图所示。画出CPU与存储器的连接图，要求：
（1）存储芯片地址空间分配为：最大4K地址空间为系统程序区，相邻的4K地址空间为系统程序工作区，最小16K地址空间为用户程序区；
（2）指出选用的存储芯片类型及数量；
（3）详细画出片选逻辑。
答（1）主存地址空间分配：
6000H～67FFH为系统程序区；
6800H～6BFFH为用户程序区。
A15 …A11 …A7 … … A0
最大4K2K×8位ROM2片
相邻4K4K×4位RAM2片
最小16K8K×8位RAM2片
（2）合理选用上述存储芯片，说明各选几片？
根据主存地址空间分配
最大4K地址空间为系统程序区，选用2片2K×8位ROM芯片；（1分）
相邻的4K地址空间为系统程序工作区，选用2片4K×4位RAM芯片；（1分）
最小16K地址空间为用户程序区，选用2片8K×8位RAM芯片。（1分）
（3）详细画出存储芯片的片选逻辑图。
★考核知识点: 指令设计
参见讲稿章节：第7章指令格式
（考核知识点解释）：
一地址、二地址指令及寻址方式
设计题
1. 某机字长16位，存储字长等于指令字长，若存储器直接寻址空间为128字，变址时的位移量为-64~+63,16个通用寄存器可作为变址寄存器。设计一套指令格式，满足下列寻址类型的要求。
1）直接寻址的二地址指令3条；2）变址寻址的一地址指令6条；3）寄存器寻址的二地址指令9条；
直接寻址的一地址指令13条。请画图表示。
★考核知识点: 指令设计
参见讲稿章节：第7章指令系統
（考核知识点解释）：
简答一个较完善的指令系统应包括哪几类？
包括：数据传送指令、算术运算指令、逻辑运算指令、程序控制指令、输入输出指令、堆栈指令、字符串指令、特权指令等。
★考核知识点: 闪速存储器特点
参见讲稿章节：第4章存储器分类
（考核知识点解释）：
简答什么是闪速存储器？它有哪些特点？
闪速存储器是高密度、非易失性的读/写半导体存储器。从原理上看，它属于ROM型存储器，但是它又可随机改写信息；从功能上看，它又相当于RAM，所以传统ROM与RAM的定义和划分已失去意义。因而它是一种全新的存储器技术。闪速存储器的特点：（1）固有的非易失性（2）廉价的高密度（3）可直接执行 （4）固态性能
★考核知识点: 指令与微指令扩展
参见讲稿章节：第7章指令系统（扩展微指令和微程序）
（考核知识点解释）：
简答比较水平微指令与垂直微指令的优缺点
（1）水平型微指令并行操作能力强、效率高、灵活性强，垂直型微指令则较差。
（2）水平型微指令执行一条指令的时间短，垂直型微指令执行时间长。
（3）由水平型微指令解释指令的微程序，具有微指令字比较长，但微程序短的特点，而垂直型微指令正好相反。
（4）水平型微指令用户难以掌握，而垂直型微指令与指令比较相似，相对来说比较容易掌握
★考核知识点: CPU中断响应
参见讲稿章节：第8章CPU、第5章程序中断
（考核知识点解释）：
简答CPU响应中断应具备哪些条件？
（1） 在CPU内部设置的中断屏蔽触发器必须是开放的。
（2） 外设有中断请求时，中断请求触发器必须处于“1”状态，保持中断请求信号。
（3） 外设（接口）中断允许触发器必须为“1”，这样才能把外设中断请求送至CPU。
当上述三个条件具备时，CPU在现行指令结束的最后一个状态周期响应中断
页:
[1]