首页 › 西南大学 › 西南大学18秋[1034]数字电子技术作业参考

open 发表于 2018-9-29 12:36:27

西南大学18秋[1034]数字电子技术作业参考

1034
1、单稳态触发器的输出状态有()。
西南大学作业答案www.ap5u.com整理，转载注明出处
    一个稳态，一个暂稳态    两个稳态
    没有稳态    三个稳态
参考答案：一个稳态，一个暂稳态；
2、下列各电路，具有脉冲幅度鉴别作用的电路是()。
    单稳态触发器    施密特触发器
    多谐振荡器    双稳态触发器
参考答案：施密特触发器；
3、设计一个四位二进制寄存器，至少应该选用触发器的个数是()
    1
    2
    4
    8
参考答案：4；
4、一个4位移位寄存器，现态为0000，如果串行输入始终为1，则经过4个移位脉冲后，寄存器的内容为()
    0001
    0111
    1110
    1111
5、具有约束条件的触发器是()
    JK触发器
    D触发器
    T触发器
    RS触发器
6、由555定时器构成的施密特触发器，在电源电压<em>V</em>CC=12V、无外加控制电压<em>V</em>CO时，回差电压Δ<em>U</em>T<em></em>等于（）
    12V
    8V
    4V
    6V
7、寄存器没有（）的功能。
    移动
    比较
    并/串转换
    计数
8、RS触发器不具备以下哪个逻辑功能?（）
    置“0”功能
    置“1”功能
    不变(保持)功能
    翻转(计数)功能
9、在CLK有效的情况下，当输入端D=0时，则D触发器的输出端Q*=（）<br
    0
    1
    Q
10、二进制编码器要对0，1，2，……9共十个对象进行编码，则输出编码的位数至少为（）
    3位
    4位
    5位    作业答案


    6位
11、（）可实现“线与”功能。
    与非门
    OD门
    或非门
    传输门
12、<pclass="MsoNormal">逻辑表达式(A+B)(A+C)可以等效为（）。
    B
    A+BC
    A+B
    A+C
13、题8图所示电路中，<imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=00quiLo3cf588af_14ffe571e7d_OUL"/>
    41
    42
    43
    44
14、在CLK有效的情况下，当输入端J=0，K=l时，<imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=00quiLo3cf588af_14ffe53c132_OUL"/>
    1
    Q
    0
    <imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=00quiLo3cf588af_14ffe545e08_OUL"/>
15、在四选一数据选择器74HC153中，<imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=00quiLo3cf588af_14ffe513eba_OUL"/>
    <imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=00quiLo3cf588af_14ffe51c9e7_OUL"/>
    <imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=00quiLo3cf588af_14ffe51df7f_OUL"/>
    <imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=00quiLo3cf588af_14ffe51f93c_OUL"/>
    <imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=00quiLo3cf588af_14ffe521484_OUL"/>
16、逻辑函数，其约束条件为，则其最简与或式为()
    <imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=00quiLo3cf588af_14ffe49b084_OUL"/>
    <imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=00quiLo3cf588af_14ffe49cb67_OUL"/>
    <imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=00quiLo3cf588af_14ffe49e3be_OUL"/>
    <imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=00quiLo3cf588af_14ffe49fcf4_OUL"/>
17、题8图所示电路中，74161为同步4位二进制加计数器，为异步清零端，为同步置数端。题8图构成（）进制计数器。<imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=10quiLs3cf588af_14f9c613935_OUL"
    11
    12
    13
    14
18、题8图所示电路中，74160为同步十进制加计数器，<imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=10quiLs3cf588af_14f9c5cd1be_OUL"
    30
    31
    32
    33
19、题5图中为TTL逻辑门，其输出F为（）<imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=10quiLs3cf588af_14f9c59e1c7_OUL"/>
    <imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=10quiLs3cf588af_14f9c5ac8e3_OUL"/>
    <imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=10quiLs3cf588af_14f9c5aec30_OUL"/>
    <imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=10quiLs3cf588af_14f9c5b0f53_OUL"/>
    <imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=10quiLs3cf588af_14f9c5b32b2_OUL"/>
20、<imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=10quiLs3cf588af_14f9c57b549_OUL"/>
    <imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=10quiLs3cf588af_14f9c588763_OUL"/>
    <imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=10quiLs3cf588af_14f9c58aec6_OUL"/>
    <imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=10quiLs3cf588af_14f9c58d60e_OUL"/>
    <imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=10quiLs3cf588af_14f9c58f8ab_OUL"/>
21、<imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=10quiLs3cf588af_14f9c55f48c_OUL"/>
    <imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=10quiLs3cf588af_14f9c56e518_OUL"/>
    <imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=10quiLs3cf588af_14f9c570a8a_OUL"/>
    <imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=10quiLs3cf588af_14f9c572ed5_OUL"/>
    <imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=10quiLs3cf588af_14f9c575636_OUL"/>
22、逻辑函数<imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=00quiLe3cf588af_14fa57392fc_OUL"/>的标准与或式为()
    <IMGsrc='http://fs.eduwest.com/filesys/image.jsp?fc=10quiLs3cf588af_14f9c551b08_OUL'>
    <IMGsrc='http://fs.eduwest.com/filesys/image.jsp?fc=10quiLs3cf588af_14f9c554318_OUL'>
    <IMGsrc='http://fs.eduwest.com/filesys/image.jsp?fc=10quiLs3cf588af_14f9c5569de_OUL'>
    <IMGsrc='http://fs.eduwest.com/filesys/image.jsp?fc=10quiLs3cf588af_14f9c55971c_OUL'>
23、<imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=10quiLs3cf588af_14f9c52bc84_OUL"/>
    <imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=10quiLs3cf588af_14f9c53370c_OUL"/>
    <imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=10quiLs3cf588af_14f9c537a57_OUL"/>
    <imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=10quiLs3cf588af_14f9c53a5b0_OUL"/>
    <imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=10quiLs3cf588af_14f9c53d3a9_OUL"/>
24、题5图中为TTL逻辑门，其输出F为()<imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=10quiLs3cf588af_14f9c4fc42d_OUL"
    0
    1
    <imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=10quiLs3cf588af_14f9c5201b8_OUL"/>
    <imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=10quiLs3cf588af_14f9c523f4e_OUL"/>
25、逻辑函数F(A,B,C)=Σ(2,3,8,9,10,11,12,13)的最简或与式为()
    (A+B)(C+D)
    (A+C)(B+D)
    (A+D)(B+C)
26、逻辑函数F(A,B,C,D)=Σ(1,3,4,6,9)，其约束条件为AB+AC=0，则其最简与或式为()
    <imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=00quiLs3cf588af_14f9b86c586_OUL"/>
    <imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=00quiLs3cf588af_14f9b8791f4_OUL"/>
    <imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=00quiLs3cf588af_14f9b87bfc9_OUL"/>
    <imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=00quiLs3cf588af_14f9b87f4ff_OUL"/>
27、<imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=00quiLs3cf588af_14f9b7cf438_OUL"/>
    <imgsrc='http://fs.eduwest.com/filesys/image.jsp?fc=00quiLs3cf588af_14f9b7e4cc1_OUL'/>
    <imgsrc='http://fs.eduwest.com/filesys/image.jsp?fc=00quiLs3cf588af_14f9b7e8782_OUL'/>
    <imgsrc='http://fs.eduwest.com/filesys/image.jsp?fc=00quiLs3cf588af_14f9b7ecf64_OUL'/>
    <imgsrc='http://fs.eduwest.com/filesys/image.jsp?fc=00quiLs3cf588af_14f9b7fe429_OUL'/>
28、<imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=00quiLs3cf588af_14f9b78983e_OUL"/>
    <imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=00quiLs3cf588af_14f9b79f2ae_OUL"/>
    <imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=00quiLs3cf588af_14f9b7a48fc_OUL"/>
    <imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=00quiLs3cf588af_14f9b7aa09b_OUL"/>
    <imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=00quiLs3cf588af_14f9b7b09d2_OUL"/>
29、题8图所示电路中，74160为同步十进制加计数器，为异步清零端，为同步置数端。题8图构成（）进制计数器。<imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=00quiLs3cf588af_14f9b4f458b_OUL"
    5
    6
    7
    8
30、在CLK有效的情况下，当输入端D=0时，则D触发器的输出端Q*=（　　）
    <imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=00quiLs3cf588af_14f9b4da2f7_OUL"/>
    <imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=00quiLs3cf588af_14f9b4632d3_OUL"/>
    <imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=00quiLs3cf588af_14f9b466a58_OUL"/>
    <imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=00quiLs3cf588af_14f9b4d7466_OUL"
31、A/D转换通常经过取样、保持、量化和编码四个步骤。取样频率至少是模拟信号最高频率的______倍。（）
    1
    2
    3
    4
32、JK触发器的输入J和K都接高电平上，如果现态为Q＝1，则其次态应为（）
    0
    1
    高阻
    不定
33、在全加器电路中，ai=0，bi=0，则si=（　　）
    0
    1
    a_i
    c_i-1
34、八选一数据选择器有（）
    一位地址线
    三位地址线
    四位地址线
    八位地址线
35、<imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=00quiLs3cf588af_14f9b363478_OUL"/>
    <imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=00quiLs3cf588af_14f9b37b22c_OUL"/>
    <imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=00quiLs3cf588af_14f9b3844ef_OUL"
    <imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=00quiLs3cf588af_14f9b389c79_OUL"/>
    <imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=00quiLs3cf588af_14f9b38de66_OUL"/>
36、逻辑函数F(A,B,C,D)=Σ(1,2,4,5,6,9)，其约束条件为AB+AC=0，则最简与或式为()
    <imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=00quiLs3cf588af_14f9b38ea75_OUL"
    <imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=00quiLs3cf588af_14f9b39028f_OUL"/>
    <imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=00quiLs3cf588af_14f9b3918f6_OUL"/>
    <imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=00quiLs3cf588af_14f9b394cc9_OUL"
37、逻辑函数的<imgtitle="201703061488791944144019447.png"alt="图片1.png"src="/resourcefile/uploadFiles/file/questionImgs/201703061488791944144019447.png"/>标准与或式为()
    Σ(2,3,4,5,6)
    Σ(0,1,2,3,4)
    Σ(1,2,3,4,5)
    Σ(0,2,4,5,6)
38、逻辑函数F(A,B,C,D)=∑(0,3,7,8,10)，其约束条件为<imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=10quiLa3cf588af_14f8cd3c2c7_OUL"/>，则最简与或式为（）。
    <imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=10quiLa3cf588af_14f8cd4b01f_OUL"
    <imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=10quiLa3cf588af_14f8cd4f73b_OUL"
    <imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=10quiLa3cf588af_14f8cd51ef9_OUL"
    <imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=10quiLa3cf588af_14f8cd54d3c_OUL"
39、逻辑函数<imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=10quiLa3cf588af_14f8cd1bf4b_OUL"/>的标准与或式为（）。
    Σ(0,1,2,3,5)
    Σ(1,2,3,4,6)
    Σ(3,4,5,6,7)
    Σ(2,3,4,5,7)
40、函数<imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=10quiLa3cf588af_14f8cceac38_OUL"/>等价于（）。
    <imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=10quiLa3cf588af_14f8cd03373_OUL"
    <imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=10quiLa3cf588af_14f8cd06d13_OUL"
    <imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=10quiLa3cf588af_14f8cd0a5a4_OUL"
    <imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=10quiLa3cf588af_14f8cd0d3e6_OUL"
41、逻辑函数<imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=00quiLq3cf588af_14f86f927f8_OUL"/>的标准与或式为()
    E.Σ(2,5,6,7)
    F.Σ(1,3,6,7)
    Σ(3,5,6,7)
    Σ(1,2,3,7)
42、逻辑函数<imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=00quiLo3cf588af_14ffe5c5493_OUL"/>的最简或与式为。
43、十进制数(695)10转换成8421BCD码为</u>。
44、二进制数（1011010101）2对应的十六进制是。
45、2421BCD码（101100111100）对应的十进制数为______。
46、（10110.101）2转换为等值的十进制数为______。
47、三变量逻辑函数<imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=00quiLe3cf588af_14fa56e10da_OUL"/>的最小项<imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=00quiLe3cf588af_14fa56e3a33_OUL"/>的逻辑表达式为<u></u>。
48、十进制数（356)10转换成8421BCD码为______。
49、八进制数(762)8对应的十六进制数是____。
50、十进制数<imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=10quiLa3cf588af_14f8ce7f77e_OUL"/>转换成余3BCD码为<u></u>。
51、二进制数<imgsrc="http://fs.eduwest.com/filesys/image.jsp?fc=10quiLa3cf588af_14f8ce65d3f_OUL"/>对应的十六进制数是<u></u>。
52、写出如图所示组合逻辑电路的“与或”逻辑表达式，列出真值表。<imgtitle="201809091536496307265077029.png"alt="QQ截图20180909201641.png"src="/resourcefile/uploadFiles/file/questionImgs2018/2018/09/09/201809091536496307265077029.png"/>
53、给定逻辑函数Y(A,B,C)真值表，用卡诺图化简，写出Y最简与或式。<imgtitle="201809091536495923204054046.png"alt="QQ截图20180909201641.png"src="/resourcefile/uploadFiles/file/questionImgs2018/2018/09/09/201809091536495923204054046.png"/>
54、分析给定的逻辑图（如图5所示），写出逻辑函数F（A，B，C）的表达式，列出真值表。<imgtitle="201809091536496016329049985.png"alt="QQ截图20180909201641.png"src="/resourcefile/uploadFiles/file/questionImgs2018/2018/09/09/201809091536496016329049985.png"/>
55、<imgtitle="201703061488783603044099058.png"alt="图片1.png"src="/resourcefile/uploadFiles/file/questionImgs/201703061488783603044099058.png"/>
56、已知某四选一数据选择器的表达式为：<imgtitle="201809091536496378306043026.png"alt="QQ截图20180909201641.png"src="/resourcefile/uploadFiles/file/questionImgs2018/2018/09/09/201809091536496378306043026.png"/>(1)写出图示电路输出Z的表达式；(2)求出Z的最简与或表达式。<imgtitle="201809091536496419268062225.png"alt="QQ截图20180909202322.png"src="/resourcefile/uploadFiles/file/questionImgs2018/2018/09/09/201809091536496419268062225.png"/>
57、写出八进制数132.75的按权展开式，并转换为二进制数。
58、写出二进制数(10110110111)2的按权展开式，并转换为十六进制数。
59、用公式化简法化简函数<imgtitle="201809091536495752977014215.png"alt="QQ截图20180909201641.png"src="/resourcefile/uploadFiles/file/questionImgs2018/2018/09/09/201809091536495752977014215.png"/>
60、写出十六进制数71.FB2的按权展开式，并转换成二进制数。
61、用卡诺图化简函数为最简与或式<imgtitle="201809091536496233280011014.png"alt="QQ截图20180909201641.png"src="/resourcefile/uploadFiles/file/questionImgs2018/2018/09/09/201809091536496233280011014.png"/>
62、写出二进制数10110.101的按权展开式，并转换为十进制数。
63、用D触发器设计同步五进制计数器，其状态转换图如题6图所示。要求列出状态转换表，写出各触发器的驱动方程及输出方程。（不要求画逻辑图）<imgsrc="/resourcefile/uploadFiles/file/questionImgs/201803081520472498313067320.jpg"title="201803081520472498313067320.jpg"alt="QQ截图20180308092322.jpg"/>
64、设计四变量的表决电路，当输入变量A，B，C，D中有3个或3个以上为1时，输出为1，输入为其它状态时输出为0。求：（1）列出此逻辑问题的真值表；（2）写出逻辑函数表达式；（3）用组合逻辑电路（与非门）实现。
电子科技大学作业答案

查看完整版本: 西南大学18秋[1034]数字电子技术作业参考